Esta postagem também está disponível em: Inglês
Aqui estão concentrados os links para todos os episódios do tutorial de VHDL elegante que eu estou escrevendo / escrevi – depende de quando você está vendo essa mensagem :]
- VHDL Episódio 0 – Preparação – ✓
- http://joaopizani.hopto.org/2011/05/vhdl0
- VHDL Episódio 1 – Um simples somador – ✓
- http://joaopizani.hopto.org/2011/06/vhdl1
- VHDL Episódio 2 – Some quantos bits quiser – ✓
- http://joaopizani.hopto.org/2011/07/vhdl2
- VHDL Episódio 3 – Mantendo estado: um flip-flop
- EM breve
thanks for this blog,
pls am a university student doing research on using catapult C to design an electronic game, i have a liittle challenge on the vga out put after generating bit stream, the signal is not displaying, the RTL include output containg “triosy_lz”, wondering where will these out put be connected to.
thanks
Dear Sunday, I’m glad to know you are doing research with Catapult-C. My B.Sc Thesis involved Catapult-C heavily, I used it to describe and synthesize a piece of an Operating System, running in Hardware…
Unfornately I can’t remember much about the “triosy_lz” stuff you mention from the top of my head. Buf if you can send me some examples to joaopizani@inf.ufsc.br perhaps I could help more :)